Arquitecturas RISC y CISC

04.03.2015 18:19

El procesador es todo un complejo universo en sí mismo y, aunque los primeros modelos eran comparativamente muy similares, con su evolución se han ido desarrollando distintos diseños que han afectado a numerosos elementos siendo de destacar las diferentes tendencias desarrolladas asociadas al juego de instrucciones que empleaban.

Podemos decir que frente a esta cuestión caben dos filosofías de diseño: las denominadas arquitecturas CISC y RISC.

La arquitectura CISC (complex instruction set computer), que ya se daba en los primeros diseños de UCP, se caracterizaba por disponer de un grupo amplio de instrucciones complejas y potentes. El ordenador era más potente a medida que era más amplio su repertorio de instrucciones.

Toman como principio la microprogramación, que significa que cada instrucción de máquina es interpretada, empleando un microprograma localizado en una memoria en el circuito integrado del procesador. Las instrucciones compuestas son codificadas internamente y ejecutadas con una serie de microinstrucciones que se almacenan en una memoria de control.

Esto era efectivo y muy práctico porque al principio la memoria principal era más lenta que la UCP y el tiempo de una instrucción podía ser de varios ciclos de reloj ya que cuando una instrucción era procesada en un único ciclo de reloj, no se podía continuar con la siguiente instrucción inmediatamente ya que todavía no estaba lista (al ser la memoria principal mucho más lenta que la de control).

Buscando aumentar la velocidad de procesamiento se descubrió que con una determinada arquitectura, la ejecución de programas compilados directamente con microinstrucciones estando residentes en memoria externa al circuito resultaba más eficiente.

A finales de los setenta, al aumentar las prestaciones de la memoria principal la consecuencia inmediata fue que ya no tenía que esperar la UC a ésta, lo que permitió trabajar con instrucciones mucho más simples que se completasen en un ciclo de reloj y acelerando la ejecución de instrucciones.

Esta arquitectura es conocida como RISC (reduced instruction set computer) y está formada por un juego de instrucciones lo más reducido posible, la mayoría completadas en un ciclo de reloj.

Debido a que se tiene un conjunto de instrucciones simplificado, éstas se pueden implantar por hardware directamente en la CPU, lo que elimina el microcódigo y la necesidad de decodificar instrucciones complejas.